晶振干扰超标是电路设计中常见的问题，以下是解决晶振干扰超标的方法和经验分享：

从干扰源入手

• 使用展频晶振：展频晶振通过动态改变时钟频率，将能量分散，从而有效降低电磁辐射功率，减少EMI电磁干扰。例如，SG-9101系列展频石英振荡器提供多种调制方式，可实现不同调制百分比，且引入的时钟信号抖动很小。

• 优化晶振布局和走线：晶振应尽可能靠近对应的芯片引脚，走线尽可能短且直，避免过孔和曲折，减少不必要的高次谐波和辐射。同时，晶振下方尽量不走线，尤其是高速信号线。

• 采用吸收电路：如无源RC吸收电路，可应用于吸收LC谐振电路，从而降低干扰。

从干扰路径入手

• 屏蔽：使用金属屏蔽外壳或金属屏蔽罩将晶振封装起来，可防止外部电磁辐射进入晶振电路，减少干扰。此外，对于高频、高速、时钟等关键信号线，可采用包地处理，减小信号环路面积，从而降低辐射。

• 增加阻抗：在电源输出端串联磁珠、电感，信号输出支路串联电阻，增大干扰源对外路径的阻抗，减少干扰的传播。

• 调整耦合条件：增加干扰源和被干扰源之间的距离，减小它们的有效耦合面积，选择介电常数较小的材料隔在二者之间，可减少容性耦合和感性耦合。

从接收端入手

• 去耦与稳压：在电源输入端加入去耦电容，减少电源波动和噪声干扰。同时使用稳压电路，确保晶振获得稳定的电源供给，避免电压波动影响其频率稳定性。

• 使用晶体滤波器：晶体滤波器能够有效抑制高频噪声，降低干扰对晶振的影响，通过选择合适的滤波器，可以滤除干扰信号，提高晶振的频率稳定性。

其他经验谈

• 单点接地：对晶振的地进行单点接地处理，避免干扰流入大地，同时在对应的其他层留下地平面提供回路。

• 优化PCB设计：采用多层板设计，如四层板，其中电源和地各自独立一层，完整的地平面作为参考平面，可起到一定的屏蔽作用。

• 软件抗干扰技术：通过数字滤波算法对采集到的信号进行数字处理，进一步降低噪声干扰的影响，提高信号的纯净度和稳定性。