随着半导体技术不断向小型化发展，铜大马士革工艺在后段制程（BEOL）中具有重要意义。为确保互连可靠性达到足够的性能水平，电迁移（EM）、应力迁移（SM）、应力诱导空洞（SIV）以及与时间相关的介质击穿（TDDB）都是必须检测的关键项目。在后端制程的可靠性项目里，应力迁移（SM）是一种由纯热应力引发的失效模式，这种模式会导致电路电阻升高或出现故障。近年来，针对应力迁移（SM）已经开展了诸多研究工作，人们从应力梯度、有效扩散体积、空位通量以及铜晶界等方面对其进行了探究。

研究发现，由于后端制程（BEOL）材料的热膨胀系数不匹配，静水应力和热-机械应力也会对应力迁移（SM）产生很大影响，同时宽金属走线和长金属走线的几何结构设计也会对应力迁移（SM）产生重大影响。

目前，应力迁移（SM）研究已开发了几个基于有限元分析（FEA）的模型，然而，与宽金属走线相连的窄金属处的一种特殊应力迁移（SM）失效模式尚未被充分理解。与宽金属走线相连的窄金属典型结构如图1所示。

双大马士革结构由上层金属、单个过孔以及底层金属组成。在底层金属部分有一个宽金属走线和一个窄金属，其中一个过孔位于底层窄金属与上层窄金属线的边缘处。在整个后端制程（BEOL）系统里，互连材料包含铜和阻挡层，并且被低k薄膜和蚀刻停止层（ESL）等介电材料所包裹。

在后端制程（BEOL）的制造过程中，铜互连结构里容易产生微空洞并存在于其中。空洞的数量与铜的体积呈正比关系。在热处理或者可靠性测试时，由于金属和电介质材料的热失配，会形成静水应力梯度。而且，高温还会提升空洞的迁移率。这些被激活的空洞会在晶界或者金属与电介质的界面间迁移，随后开始在晶界的交汇处聚集。此外，静水应力分布是影响空洞迁移的另一个关键因素，因为空洞往往会从静水应力高的区域朝着低的区域移动。从多互连工艺的角度来看，未经优化的蚀刻和处理工艺会使界面质量下降，从而促使空洞迁移、累积并聚集成空隙的形式。根据空隙的面积或大小不同，空隙会导致互连结构出现高电阻或者电路开路的情况。图2展示了从顶部视角观察到的与宽引线相连的窄金属指处铜应力迁移的示意图和扫描电子显微镜（SEM）显微照片。

高温烘烤后会出现空隙，这使得互连结构产生高电阻。图3展示了电阻偏移量与热烘烤时间的典型关系曲线，依据电阻偏移量的不同，该曲线可划分为（a）、（b）、（c）三个区域。（b）和（c）区域的典型失效模式分别以截面扫描电子显微镜（SEM）图像的形式呈现。

随着烘烤时间的增加，从（b）区域的扫描电镜照片可以看出，空隙在底层窄金属的顶面出现，接着空隙会通过底层金属与蚀刻停止层之间的界面朝着金属指的末端移动，最终在过孔下方形成空隙。在最糟糕的情况下，空隙会完全切断多层互连结构的导电通路，从而致使（c）区域的电阻发生突然偏移。

为探究图1结构的几何相关性，选取了三个关键的几何参数，即引线宽度（W）、引线长度（L）和窄金属长度（FL），来研究它们对应力迁移（SM）的影响。针对不同的结构情形，在175°C下进行500小时的烘烤以施加应力。通过四线法对热烘烤前后的互连电阻进行测量，并采用失效率来表征几何结构对应力迁移（SM）的影响。测试结果如下所示。

为深入理解几何结构对应力迁移（SM）的依赖性，构建了一个有限元分析（FEA）模型，用于模拟结构的静水应力。如下图所示，该FEA模型涵盖铜互连、硅衬底、刻蚀停止层中的介电材料以及金属间介电层（IMD）。

注：FEA模型所采用的详细材料特性，如杨氏模量和热膨胀系数（CTE），列于下表。无应力温度设定为270°C。

   通过仿真结果可知，通孔边缘会出现低静水应力，而高静水应力往往出现在金属区域，这就导致了从金属区域向通孔区域的空位流。

仿真结果：

本文基于高温烘烤下的可靠性测试结果，对窄金属与宽引线连接结构中的应力迁移（SM）现象展开了研究。探讨了窄金属长度、引线宽度和引线长度这三个关键几何尺寸产生的影响。最后，借助有限元分析（FEA）对提出的迁移路径进行了探索，对这种应力迁移及其影响进行了特性描述，以便为电路布局提供指导，并为应力迁移改进提供参考依据。

注：本文翻译自《Copper stress migration at narrow metal finger with wide lead》。