集成电路测试方法研究（80页）

• 资料介绍

  集成电路测试方法研究（80页）

  目录

  摘要

  序言
  1.1 背景及其意义
  1.2 国内外研究现状
  1.3 本文的主要内容
  2 集成电路可测试性设计的基本概念
  2.1 DFT 的基本概念
  2.2 DFT 的常用方法
  2.3 系统芯片与IP 核
  2.4 自动测试设备（ATE）
  2.5 集成电路可测试性设计的挑战
  3 边界扫描测试方法
  3.1 边界扫描基本状况
  3.2 IEEE Std 1149.1
  3.3 IEEE Std 1149.4
  3.4 IEEE Std 1149.5
  3.5 IEEE Std 1149.6
  3.6 边界扫描测试的发展前景
  3.7 本章小结
  4 全扫描可测试性实现方法
  4.1 为什么需要扫描测试
  4.2 可扫描单元类型
  4.3 如何提高故障覆盖率
  4.4 一个实现实例
  4.5 本章小结
  5 集成电路的低功耗DFT方法
  5.1 测试模式下功耗比较高的原因
  5.2 基于扫描设计的低功耗DFT 方法
  5.3 基于非扫描设计的低功耗DFT 方法
  5.4 本章小结
  6 测试调度问题
  6.1 为测试调度问题建立数学模型
  6.2 解析测试基准电路ITC’02
  6.3 测试调度算法
  6.4 实验数据的构造
  6.5 实验结果与分析
  6.6 本章小结
  7 总结与展望
  7.1 总结
  7.2 本文的创新点
  7.3 展望
  参考文献
  附录1 一个测试基准举例
   

• 资料大小：
  1863.71KB
• 所属类别：
  科研开发
• 更新日期：
  2024-08-10
• 适用行业：
  电子电气
• 上传人：
  tcwang
• 标 签：

  集成电路

  下载资料 上传资料