1、 层分布

 

1.1 双面板，顶层为信号层，底面为地平面。

 

1.2 四层板，顶层为信号层，第二层为地平面，第三层走电源、控制线。特殊情况下（如 射频信号线要穿过屏蔽壁），在第三层要走一些射频信号线。每层均要求大面积敷地。

 

1.2 四层板，顶层为信号层，第二层为地平面，第三层走电源、控制线。特殊情况下（如 射频信号线要穿过屏蔽壁），在第三层要走一些射频信号线。每层均要求大面积敷地。

 

2、 接地

 

地线设计在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：

 

2.1 大面积接地 为减少地平面的阻抗，达到良好的接地效果，建议遵守以下要求：

 

a) 射频 PCB 的接地要求大面积接地； 

 

b) 在微带印制电路中，底面为接地面，必须确保光滑平整； 

 

c) 要将地的接触面镀金或镀银，导电良好，以降低地线阻抗； 

 

d) 使用紧固螺钉，使其与屏蔽腔体紧密结合，紧固螺钉的间距小于λ/20（依具体情 况而定）。

 

2.2 分组就近接地 按照电路的结构分布和电流的大小将整个电路分为成相对独立的几组，各组电路就 近接地形成回路，要调整各组内高频滤波电容方向，缩小电源回路。注意接地线要短而直， 禁止交叉重叠，减少公共地阻抗所产生的干扰。

 

2.3 射频器件的接地 表面贴射频器件和滤波电容需要接地时，为减少器件接地电感，要求：

 

a) 至少要有 2 根线接铺地铜箔； 

 

b) 用至少 2 个金属化过孔在器件管脚旁就近接地。 

 

c) 增大过孔孔径和并联若干过孔。 

 

d) 有些元件的底部是接地的金属壳，要在元件的投影区内加一些接地孔，表面层 不得布线。

 

2.4 正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

　　

2.5 将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

　　

2.6 尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm.

 

2.7 将接地线构成闭环路设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

 

2.8 微带电路的接地 微带印制电路的终端单一接地孔直径必须大于微带线宽，或采用终端大量成排密布小孔 的方式接地。

 

2.9  接地工艺性要求

 

a) 在工艺允许的前提下，可缩短焊盘与过孔之间的距离；

 

b) 在工艺允许的前提下，接地的大焊盘可直接盖在至少 6 个接地过孔上（具体数量因 焊盘大小而异）；

 

c) 接地线需要走一定的距离时，应缩短走线长度，禁止超过λ/20，以防止天线效应 导致信号辐射；

 

d) 除特殊用途外，不得有孤立铜箔，铜箔上一定要加地线过孔；

 

e) 禁止地线铜箔上伸出终端开路的线头。

 

3、器件的布局

 

在PCB设计的过程中，从EMC角度，首先要考虑三个主要因素:输入/输出引脚的个数,器件密度和功耗。一个实用的规则是片状元件所占面积为基片的20%,每平方英寸耗散功率不大于2W。

 

在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。

 

高频元器件尽可能缩短连线,以减少分布参数和相互间的电磁干扰,易受干扰元器件不能相互离得太近,输入输出尽量远离。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。

 

在混合电路基片上电源和接地的引出焊盘应对称布置,最好均匀地分布许多电源和接地的I/O连接。裸芯片的贴装区连接到最负的电位平面。

 

在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。

 

(1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的共模RF干扰,减小高频电源的分布阻抗。

 

(2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源平滑电容,同时接地平面对电源平面分布的辐射电流起到屏蔽作用。

 

(3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。

 

在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。

 

GND走线

 

地线不仅是电路工作的电位参考点,还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路输出低电平时,对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。

 

地线的布局要注意以下几点:

 

(1)根据不同的电源电压,数字电路和模拟电路分别设置地线。

 

(2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接受天线的效率。并且可作为信号线的屏蔽体。

 

(3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗也可能造成电路的误操作。

 

(4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。

 

(5)同时具有模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。

 

电源线布线

 

一般而言,除直接由电磁辐射引起的干扰外,经由电源线引起的电磁干扰最为常见。因此电源线的布局也很重要,通常应遵守以下规则。

 

(1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠。

 

(2)采用多层工艺时,模拟电源和数字电源分开,避免相互干扰。不要把数字电源与模拟电源重叠放置,否则就会产生耦合电容,破坏分离度。

 

(3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介质浆料。电源平面应靠近接地平面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。

 

(4)芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用0.01uF的片式电容,应贴近芯片安装,使去耦电容的回路面积尽可能减小。

 

(5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于实现电磁兼容。

 

信号线的布线

 

在使用单层薄膜工艺时,一个简便适用的方法是先布好地线,然后将关键信号,如高速时钟信号或敏感电路靠近它们的地回路布置,最后对其它电路布线。信号线的布置最好根据信号的流向顺序安排,使电路板上的信号走向流畅。

 

如果要把EMI减到最小,就让信号线尽量靠近与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信号通道不能靠近高电平信号通道和无滤波的电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长度缩小。

 

导带的电感与其长度和长度的对数成正比,与其宽度的对数成反比。因此,导带要尽可能短,同一元件的各条地址线或数据线尽可能保持长度一致,作为电路输入输出的导线尽量避免相邻平行,最好在之间加接地线,可有效抑制串扰。低速信号的布线密度可以相对大些,高速信号的布线密度应尽量小。

 

在多层厚膜工艺中,除了遵守单层布线的规则外还应注意:

 

尽量设计单独的地线面,信号层安排与地层相邻。不能使用时,必须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线走向应相互垂直,这样可以减少线间的电场和磁场耦合干扰;同一层上的信号线保持一定间距,最好用相应地线回路隔离,减少线间信号串扰。每一条高速信号线要限制在同一层上。信号线不要离基片边缘太近,否则会引起特征阻抗变化,而且容易产生边缘场,增加向外的辐射。

 

时钟线路的布线

 

时钟电路在数字电路中占有重要地位,同时又是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz。因此设计好时钟电路是保证达到整个电路电磁兼容的关键。关于时钟电路的布局,有以下注意事项:

 

(1)不要采用菊花链结构传送时钟信号,而应采用星型结构,即所有的时钟负载直接与时钟功率驱动器相互连接。

 

(2)所有连接晶振输入/输出端的导带尽量短,以减少噪声干扰及分布电容对晶振的影响。

 

(3)晶振电容地线应使用尽量宽而短的导带连接至器件上;离晶振最近的数字地引脚,应尽量减少过孔。

 

4、 屏蔽

 

1 射频信号可以在空气介质中辐射。空间距离越大，工作频率越低，输入输出端的寄 生耦合就越小，隔离度则越大。PCB 典型的空间隔离度约为 50dB。

 

2 敏感电路和强烈辐射源电路要加屏蔽，但如果设计加工有难度时（如空间或成本限 制等），可不加，但要做试验最终决定。这些电路有：

 

a) 接收电路前端是敏感电路，信号很小，要采用屏蔽。

 

b) 对射频单元和中频单元须加屏蔽。接收通道中频信号会对射频信号产生较大干扰， 反之，发射通道的射频信号对中频信号也会造成辐射干扰。

 

c) 振荡电路：强烈辐射源，对本振源要单独屏蔽，由于本振电平较高，对其他单元形 成较大的辐射干扰。

 

d) 功放及天馈电路：强烈辐射源，信号很强，要屏蔽。

 

e) 数字信号处理电路：强烈辐射源，高速数字信号的陡峭的上下沿会对模拟的射频信 号产生干扰。

 

f) 级联放大电路：总增益可能会超过输出到输入端的空间隔离度，这样就满足了振荡 条件之一，电路可能自激。如果腔体内的电路同频增益超过 30－50dB，必须在 PCB 板 上焊接或安装金属屏蔽板，增加隔离度。实际设计时要综合考虑频率、功率、增益情况 决定是否加屏蔽板。

 

g) 级联的滤波、开关、衰减电路：在同一个屏蔽腔内，级联滤波电路的带外衰减、级 联开关电路的隔离度、级联衰减电路的衰减量必须小于 30－50dB。如果超过这个值， 必须在 PCB 板上焊接或安装金属屏蔽板，增加隔离度。实际设计时要综合考虑频率、功 率、增益情况决定是否加屏蔽板。

 

h) 收发单元混排时应屏蔽。

 

i) 数模混排时，对时钟线要包地铜皮隔离或屏蔽。

 

屏蔽材料和方法

 

1 常用的屏蔽材料均为高导电性能材料，如铜板、铜箔、铝板、铝箔。钢板或金属镀 层、导电涂层等。

 

2 静电屏蔽主要用于防止静电场和恒定磁场的影响。应注意两个基本要点，即完善的 屏蔽体和良好的接地性。

 

3 电磁屏蔽主要用于防止交变磁场或交变电磁场的影响，要求屏蔽体具有良好的导电 连续性，屏蔽体必须与电路接在共同的地参考平面上，要求 PCB 中屏蔽地与被屏蔽电路地要 尽量的接近。

 

4 对某些敏感电路，有强烈辐射源的电路可以设计一个在 PCB 上焊接的屏蔽腔，PCB 在 设计时要加上“过孔屏蔽墙”，就是在 PCB 上与屏蔽腔壁紧贴的部位加上接地的过孔。要求 如下：

 

a) 有两排以上的过孔；

 

b) 两排过孔相互错开；

 

c) 同一排的过孔间距要小于λ/20；

 

d) 接地的 PCB 铜箔与屏蔽腔壁压接的部位禁止有阻焊。

 

5 射频信号线在顶层穿过屏蔽壁时，要在屏蔽腔相应位置开一个槽门，门高大于 0.5mm, 门宽要保证安装屏蔽壁后信号线与屏蔽体间的距离大于 1mm。

 

5、 屏蔽罩设计

 

5.1 金属屏蔽腔的基本结构

 

5.1.1 此类屏蔽罩被广泛使用，如图 27。材料一般为薄的铝合金，制造工艺一般采用冲 压折弯或压力铸造工艺，这种屏蔽罩有较多的螺钉孔，便于螺钉固定。部分需铝合金盖子和 吸波材料增强屏蔽性能。射频 PCB 需装在屏蔽腔内，要选择合适的屏蔽腔尺寸，使其最低 谐振频率远高于工作频率，最好 10 倍以上，详见附录 G“金属屏蔽腔的尺寸设计”。

 

5.1.2 屏蔽腔的高度一般为第一层介质厚度 15－20 倍或以上，在屏蔽腔面积一定时，要 提高屏蔽腔的最低谐振频率，需增加长宽比，避免正方形的腔体，如图 。

 

5.2 金属屏蔽腔对 PCB 布局的工艺要求

 

5.2.1 屏蔽罩与 PCB 板接触的罩体设计时应考虑 PCB bottom 面的器件高度，特别是插 件器件引脚伸出的高度。

 

5.2.2 需考虑螺丝禁布区的大小，防止组装时损坏表层线路或器件。射频功放板由于结 构尺寸的限制，其单板尺寸相对较小，故一般要求螺钉安装空间（禁布区）至少在安装孔焊 盘外侧。螺钉安装空间见表 5

5.2.3 金属屏蔽罩自身成本和装配成本很贵，并且外形不规则的金属屏蔽罩在制造时很 难保证高精度和高平整性，又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和 故障定位。

 

5.2.4 尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走 内层，RF 信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口 处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。

 

5.2.5 为保证装配和返修，金属屏蔽罩周围５ｍｍ范围内不能有超过其高度的器件，Chip 小器件到屏蔽罩的距离应该２ｍｍ以上，其它器件距离要求３ｍｍ以上，并且放置朝向最好 符合方便维修方向。

 

5.2.6 金属屏蔽罩内部不能有超过其高度的器件，并且器件顶部到屏蔽罩面的距离要符 合安全规范要求。

 

5.2.7 需考虑 SMA 微带插座与 PCB 板接触时的高度匹配，否则焊接可靠性存在影响。如图29所示，设计时须考虑PCB板厚的公差（±10%），金属屏蔽腔的加工误差(±0.05mm)。建议 SMA 微带插座与 PCB 板的高度间隙不超过 0.5mm，插座与焊盘不允许有明显偏差。

5.2.8 由于功放板设计的特殊情况，容许 2 块单板之间信号穿过屏蔽罩，并用飞线连接， 如图